Resumo: APUS é um adaptador interface projetada para controlar qualquer sistema de teste incorporando I2C, SPI ou de propósito geral OI (GPIO). Hoje, o uso destes protocolos é extremamente ampla, incluindo a electrónica de telecomunicações, eletrônicos portáteis e eletrônicos de médicos. APUS é simplesmente ligado ao sistema em teste usando um ou mais dos interfaces disponíveis. APUS aceita comandos USB do PC host e implementa o protocolo de ônibus necessária para barramento I2C, SPI ônibus ou ônibus GPIO, conforme necessário. A conexão com o PC host é através de um cabo USB padrão, que fornece todos os requisitos de energia do APUS. PC host: O PC host inclui o driver necessário e DLL para implementar os comandos de alto nível, de modo que o usuário pode rapidamente desenvolver suas / seus próprios aplicativos personalizados. As aplicações típicas são escritos em C / C ou C Visual. Os usuários têm a opção de desenvolvimento de aplicações GUI de estilo de controle ou não-Windows lote de estilo de controle - consoante as necessidades. APUS vem com um rico conjunto de aplicações de exemplo e documentações, tornando as aplicações personalizadas um processo extremamente simples, mesmo para aqueles com conhecimentos de programação pouco. Interface de barramento I2C: A interface de barramento I2C contém tanto o mestre I2C e capacidade de escravo I2C com taxas de linha de 10kBit / s, 100kBit / s, 200kBit / s, 400kBit / s, 1Mbit / s, 3mbit / s e 6mbit / s. A interface suporta esperar afirmando através de relógio que se estende pelos comandos slave.Back-to-back I2C são suportados usando início repetido. Um jumper permite que a interface não tem resistências de pull-up, a bordo 1.5kOhm resistências de pull-up para 5V ou on-board 1.5kOhm resistências de pull-up para 3.3V. SPI Bus: A interface de barramento SPI contém SPI SPI mestre e escravo com capacidade full duplex (simultânea leitura / gravação) a taxas de linha de 10kBit / s, 100kBit / s, 200kBit / s, 400kBit / s, 1Mbit / s, 3mbit / s, 6mbit / s e 12MBit/s.The tem interface configurável polaridade relógio (CPOL) e fase do relógio (CPHA). A interface SPI pode interagir até 17 dispositivos de mestre ou escravo, usando alguns dos pinos GPIO como chip seleciona. Chip seleciona pode ser alta ou baixa ativo ativo. GPIO Bus Interface: A interface de barramento GPIO é dividido em duas portas. Um porta fornece 16 bits avançados GPIO. Cada bit pode ser configurado individualmente como digital IO, PWM, contínua pulsada, única entrada pulsada ou interrupção. Larguras de pulso, ciclo de trabalho e senso de pulso também são mais baixos programmable.The 2 bits do Porto A GPIOs têm um filtro passa-baixa, que podem ser seleccionados através de um jumper e pode ser usado com PWM para ligar o GPIO em uma saída analógica. Porta B fornece mais 16 digitais OI. Analógico: A interface analógica fornece 4 entradas analógicas que podem ser amostradas com resolução de 8 bits.